4. FDTDプログラムの高速化

4.1 ベンチマーク問題

本章では前章で説明したFDTDプログラムに[3]の高速化技術を適用します。
下記のベンチマーク問題を計算し、その計算時間から高速化を評価します。
計算モデルは図4-1-1の通りです。 誘電体のブロックの上に完全導体(PEC)の板があり、 その中心にモノポールアンテナが立っているものです。


図4-1-1 ベンチマーク問題(単位:mm)

計算条件として表4-1-1の5ケースを考えます。以下ベンチマーク100〜500と呼びます。

表4-1-1 ベンチマーク問題
ベンチマークセル数(Nx,Ny,Nz)セルサイズ(Δx,Δy,Δz)周波数タイムステップ数吸収境界条件必要メモリー
100100X100X1002X2X2[mm] 10GHz2000Mur 1次 30MB
200200X200X2001X1X1[mm] 20GHz2000Mur 1次 240MB
300300X300X3000.666X0.666X0.666[mm]30GHz2000Mur 1次 810MB
400400X400X4000.5X0.5X0.5[mm] 40GHz2000Mur 1次1920MB
500500X500X5000.4X0.4X0.4[mm] 50GHz2000Mur 1次3750MB

計算時間はFOCUSスパコン[4]の以下のシステムで測定します。
計算時間の"part-1"部分を表示します。 すなわちFDTD法の反復計算部分であり、それ以外の前処理と後処理を除きます。

  1. Fシステム
  2. Vシステム