4. FDTDプログラムの高速化

4.1 ベンチマーク問題

本章では前章で説明したFDTDプログラムに[3]の高速化技術を適用します。
下記のベンチマーク問題を計算し、その計算時間から高速化を評価します。
計算モデルは図4-1-1の通りです。 誘電体のブロックの上に完全導体(PEC)の板があり、 その中心にモノポールアンテナが立っているものです。


図4-1-1 ベンチマーク問題(単位:mm)

計算条件として表4-1-1の3ケースを考えます。以下ベンチマーク問題No.1,No.2,No.3と呼びます。

表4-1-1 ベンチマーク問題
No.セル数(Nx,Ny,Nz)セルサイズ(Δx,Δy,Δz)周波数タイムステップ数吸収境界条件必要メモリー
1100X100X1002X2X2[mm]10GHz2000Mur 1次30MB
2200X200X2001X1X1[mm]20GHz2000Mur 1次240MB
3400X400X4000.5X0.5X0.5[mm]40GHz2000Mur 1次1920MB

テスト環境は以下の通りです。